1. 研究現(xiàn)狀及發(fā)展態(tài)勢
2012年4月13日，安捷倫推出業(yè)界最高帶寬的微波M波段實時示波器，其帶寬高達63 GHz ，實時采樣率高達160GSa/s。而示波器的發(fā)展正是向高帶寬高采樣速率多方面發(fā)展。
示波器行業(yè)的發(fā)展趨勢可以是發(fā)展混合信號示波器、從并行測量發(fā)展到串行測量、功能強大的便攜式示波器/定制通用示波器。
時基是示波器顯示波形的時域度量基準，通常表示的時示波器上橫軸一大格波形所占據(jù)的時間。時基決定了示波器相對采樣率的大小。所謂相對采樣率，就是經(jīng)過 處理，把采到的數(shù)據(jù)送顯示所需要的采樣率。在一定程度上決定了示波器顯示波形與原波形的相符合程度。在時基檔過小，示波器中所采集到的點不足以進波形顯示 時，就需要采用插值的方法在兩個實際采樣點間插入一個或多個點來重建波形。時基和插值影響了示波器信號的采集及顯示，在示波器設計中具有很重要的地位。
目前插值算法主要有正弦插值和線性插值，這對不同波形選取合適的插值算法和適合的差值參數(shù)可以有效的改善波形恢復的誤差過大問題，達到所希望的精度。比 如當原始波形是正弦波時正弦插值的效果比較好，而方波和三角波則是線性插值的效果較好。但傳統(tǒng)方法大都采用的正弦內(nèi)插方式存在兩種不足，一是存在頻譜泄漏 現(xiàn)象，插值之后的波形存在失真，影響波形觀察;二是其運算量巨大，這使得示波器系統(tǒng)處理速度變慢。
未來應該改進傳統(tǒng)插值算法的性能及運 算速度，設計新式的插值算法，比如目前有的采用濾波方式實現(xiàn)插值，能夠有效減少頻譜泄露對觀察波形的影響，同時將該算法設計在FPGA中，利用FPGA豐 富的邏輯資源、快速的運算速度和靈活的可重構性，是數(shù)據(jù)處理的速度得到極大提高。
2.選題依據(jù)及意義
模數(shù)轉換器即A/D轉換器，或簡稱ADC，通常是指一個將模擬信號轉變?yōu)閿?shù)字信號的電子元件。通常的模數(shù)轉換器是將一個輸入電壓信號轉換為一個輸出的數(shù)字信號。
數(shù)字信號處理器(DSP)作為一種可編程專用芯片，是數(shù)字信號處理理論實用化過程的重要技術工具，在語音處理、圖像處理等技術領域得到了廣泛的應用。
本畢業(yè)設計課題屬于軟硬件結合的內(nèi)容。系統(tǒng)通過ADC將經(jīng)過調(diào)理通道調(diào)理后的模擬信號轉換成數(shù)字信號，然后送至FPGA，并在其中實現(xiàn)硬件實時處理(如 抽點、峰值檢測、觸發(fā)與存儲控制等)，最后把采樣數(shù)據(jù)送至DSP中作進一步的數(shù)據(jù)處理(如軟件抽點、插值和數(shù)據(jù)顯示控制等)以完成數(shù)據(jù)采集功能。時基控制 是完成對采集后的數(shù)據(jù)進行相應的處理，使得能夠滿足用戶設定的波形觀測要求。而插值就是在快時基檔位時，用于彌補低采樣率帶來的不足，使得能較為正確觀測 波形。
為此，對整個示波器的設計而言，時基控制與插值實現(xiàn)擁有舉足輕重的地位，它對硬件的處理進行相應的控制，使硬件部分得以順利運行，然后送入軟件進行插值等后續(xù)工作。
3.課題研究內(nèi)容
具體而言，包括以下內(nèi)容：
(1)熟悉ADC、FPGA、DSP的數(shù)據(jù)采集平臺。
(2)熟悉數(shù)字示波器的時基控制和插值基本原理，并在平臺上實現(xiàn)。
(3)應用VerilogHDL編寫FPGA相應硬件代碼并用C編寫DSP相應代碼。
(4)完成相應軟硬件代碼的設計、仿真和調(diào)試。
4. 擬解決的關鍵問題和最終目標，以及擬采取的主要理論、技術路線和實施方案等
示波器硬件系統(tǒng)主要由ADC、FPGA和DSP以及它們周邊的一系列器件構成。FPGA是數(shù)據(jù)采集系統(tǒng)的核心，它的可編程功能和靈活性使其能夠滿足系統(tǒng) 具體功能設計。在DSP的控制下，F(xiàn)PGA實現(xiàn)了采集，觸發(fā)，接口等功能。而DSP強大的數(shù)據(jù)理功能決定了其數(shù)據(jù)處理系統(tǒng)核心的地位。
DSP通過對FPGA的控制來采集數(shù)據(jù)并從FPGA獲得數(shù)據(jù)的過程稱為數(shù)據(jù)采集，但采集來的數(shù)據(jù)并不能直接送去顯示，而將采得的數(shù)據(jù)轉化為可以被用戶接收的數(shù)據(jù)的過程稱為數(shù)據(jù)處理。
示波器的時基范圍為5ns/Div至50s/Div，按1，2，5的步進遞增。Div為屏幕上的一格，包含了25個像素，也就是25個數(shù)據(jù)才能夠顯示一格的波形。這樣，根據(jù)時基檔位，我們可以得出各時基下的相對采樣率，
內(nèi)插算法有線性插值、正弦插值、立方插值等。在DSO示波器中普遍采用的有線性插值和正弦插值。
線性插值：插值時在相鄰兩個采樣點之間用直線連接，這種方法就是線性插值。只要各采樣點之間距離得很近，用這種方法就能獲得足夠好的重建波形。線性插值 就是按照等差數(shù)列的方式，在兩個采樣點之間進行等距離插值。兩個采樣點 m0，m1 之間插入 k 個點的數(shù)學模型如下：
y1=m0+1/(k+1)*(m1-m0) …… yk=m0+k/(k+1)*(m1-m0)
由此可得到第 i 個點的線性插值公式：
yi=m0+i/(k+1)*(m1-m0) (i的取值范圍1~k)
正弦插值：如果對原信號采樣時滿足奈奎斯特抽樣定理，即抽樣頻率 f(或 Ωs)大于等于兩倍信號譜的最高頻率 f(或 Ω)，則可由抽樣信號不失真的重建原信號 x(t)。
使用正弦插值時，即使是在每兩個采樣點之間插入25 個點的情況下，我們采用4 個采樣點進行計算也能得到比效理想的波形恢復效果。因而出于運算速度，代碼長度和波形恢復效果上的綜合考慮，在設計中，我們使用正弦插值運算時都是采用4 個采樣點進行運算。最終實現(xiàn)時采用的正弦插值公式如式
設計DSP采用的軟件開發(fā)平臺為Visual DSP++，能夠支持ADI公司生產(chǎn)的SHARC、TigerSHARC和Blackfin系列處理器，編程語言有匯編語言，C/C++，并有優(yōu)化編譯功能。除了匯編器和鏈接器，其還帶有調(diào)試環(huán)境IDDE。
除了常規(guī)的調(diào)試手段，Visual DSP++還能調(diào)出存儲區(qū)的圖像，這對于圖像顯示的調(diào)試大有幫助。此外，Visual DSP++也能調(diào)出數(shù)據(jù)區(qū)的數(shù)據(jù)并自動生成波形，調(diào)試時就能更直觀地觀察數(shù)據(jù)區(qū)的變化。
Visual DSP++還有source control功能，也就是源程序管理功能，可以實現(xiàn)多機協(xié)同工作。其方法是以一臺計算機為服務器，將所有源代碼存于服務器上，其他計算機通過 source control功能與服務器連接，其他機器對源代碼的修改都可以保存于服務器上，這樣就可以實現(xiàn)多人協(xié)同開發(fā)一個工程，加快軟件開發(fā)進度。
5.論文特色或創(chuàng)新點
本課題是軟硬件結合的設計，對采集后的數(shù)據(jù)進行相應的實時處理控制，且在DSP中作進一步插值等處理，使得整個示波器系統(tǒng)能夠順暢地運行。通過這個畢業(yè) 設計，能夠基本了解示波器的基本原理，對示波器有個基本的認識，對模塊化設計有了基本了解，為以后的學習生活打下基礎。
《本科畢業(yè)設計（論文）開題報告》相關閱讀推薦：